Prévia do material em texto
MEC/SETEC INSTITUTO FEDERAL SUL-RIO-GRANDENSE CURSO DE ELETROTÉCNICA APOSTILA DE ELETRÔNICA DIGITAL Prof. Ricardo Luiz Rilho Medina Prof. Dágnon Ribeiro Prof. Paulo Eduardo Mascarenhas Ugoski Março de 2013 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 2 UNIDADE I - SISTEMAS DE NUMERAÇÃO DECIMAL BINÁRIO OCTAL HEXADECIMAL 0 0000 0 0 1 0001 1 1 2 0010 2 2 3 0011 3 3 4 0100 4 4 5 0101 5 5 6 0110 6 6 7 0111 7 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 O sistema binário é o sistema utilizado nos circuitos digitais, onde o 0 (zero) representa ausência de tensão e o 1 (um) representa existência de tensão. Os computadores também utilizam no seu circuito interno o sistema binário e podem ser programados em binário, linguagem de máquina pura, ou em hexadecimal, linguagem de máquina simplificada para hexa. BIT = Nome dado à cada um dos algarismos no sistema binário. Vem do inglês Binary Digit. BYTE = N o de 8 bits. KBYTE= 1024 bytes = 8192 (8 x 1024) bits - CONVERSÕES ENTRE SISTEMAS: A) BINÁRIO DECIMAL exemplo: = 1 x 2 2 + 0 x 2 1 + 1 x 2 0 = 1 x 4 + 0 + 1 x 1 = 510 exercícios: Faça a conversão dos números abaixo de binário para decimal. 1-) 11002 = __________________10 2-) 10012 = __________________10 3-) 110110112 = _____________10 4-) 11110012 = _______________10 2 2 2 1 2 0 1 0 12 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 3 34 2 0 17 2 1 8 2 0 4 2 0 2 2 0 1 * AMS ams B) HEXADECIMAL DECIMAL A conversão de hexadecimal para decimal é semelhante à conversão de binário para decimal, apenas que devemos converter os algarismos maiores do que 9 (letras) para decimal. exemplo: = 15 x 16 2 + 14 x 16 1 + 8 x 16 0 = 3840 + 224 + 8 = 407210 exercícios: Faça a conversão dos números abaixo de hexadecimal para decimal. 1-) 10916 = ______________10 2-) 5F716 = ______________10 3-) B3D16 = ______________10 4-) 4AC16 = ______________10 C) DECIMAL BINÁRIO Para converter um número de decimal para qualquer outra base, dividimos este número pela base a qual queremos convertê-lo. O número convertido será composto pelo último quociente e os restos da divisão, conforme exemplo abaixo. exemplo: 3410 = 1000102 * A leitura deve ser feita de baixo para cima. AMS = algarismo mais significativo (mais à esquerda) ams = algarismo menos significativo (mais à direita) exercícios: Faça a conversão dos números abaixo de decimal para binário. 1-) 2510 = _______________2 2-) 8910 = _______________2 3-) 12410 = ______________2 4-) 21010 = ______________2 16 2 16 1 16 0 F E 8 15 14 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 4 D) DECIMAL HEXADECIMAL Quando fazemos a conversão de decimal para hexadecimal, restos e quocientes maiores do que 9 devem ser convertidos para hexadecimal (letras). exemplo: exercícios: Faça a conversão dos números abaixo de decimal para hexadecimal. 1-) 598710 = ______________16 2-) 265310 = ______________16 3-) 347010 = ______________16 4-) 199810 = ______________16 E) HEXADECIMAL BINÁRIO Para converter um número de hexadecimal para binário, basta converter separadamente cada algarismo do número de hexadecimal para binário, utilizando sempre 4 bits. A única situação em que não precisamos usar 4 bits é para o primeiro algarismo quando este é menor do que 8. exemplo: FOCA16 = 11110000110010102 exercícios: Faça a conversão dos números abaixo de hexadecimal para binário. 1-) D7516 = ________________2 2-) 4A6E16 = ________________2 3-) F516 = ________________2 4-) B5216 = ________________2 F) BINÁRIO HEXADECIMAL Para converter um número de binário para hexadecimal basta separar o número em grupos de 4 bits da direita para a esquerda e fazer a conversão isoladamente de cada grupo de binário para hexadecimal. exercícios: Faça a conversão dos números abaixo de binário para hexadecimal. 1-) 101100012 = ____________16 2-) 11110000100111002 = ____________16 3-) 110101010012 = ____________16 4-) 110010100100012 = ____________16 1990 16 6 124 16 12 7 C sentido de leitura AMS ams 101 1101 10002 = 5D816 exemplo: Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 5 UNIDADE II - FUNÇÕES LÓGICAS E CIRCUITOS LÓGICOS 2.1-) FUNÇÕES LÓGICAS Os equipamentos digitais, tais como computadores, relógio, etc. utilizam um pequeno grupo de circuitos lógicos conhecidos como funções ou portas lógicas. Nesta unidade estudaremos as funções lógicas básicas (NOT, AND e OR) e as funções delas derivadas (NAND, NOR, EX-OR e EX-NOR). Nas funções lógicas, temos apenas dois estados: estado zero e estado um. O estado zero, também chamado de nível lógico zero ou nível lógico baixo representará, por exemplo, ausência de tensão, aparelho desligado, chave aberta, etc. O estado um, também chamado de nível lógico um ou nível lógico alto representará a situação inversa, ou seja, existência de tensão, aparelho ligado, chave fechada, etc. Se representarmos por zero uma situação, representaremos por um a situação contrária. 2.1.1-) FUNÇÃO NOT (INVERSORA) Para uma dada variável de entrada, esta função atribui à sua saída o valor inverso da entrada, ou seja, se a variável de entrada for zero, na saída teremos nível lógico um e se a variável de entrada for um, na saída teremos nível lógico zero. - REPRESENTAÇÃO: Da mesma forma que na álgebra elementar, na álgebra de Boole também trabalhamos com expressões algébricas, são as expressões lógicas. Nesta, a função NOT é representada por uma barra sobre a variável ou expressão que desejamos negar, conforme mostrado abaixo. Y A onde se lê Y é igual a A negado - CIRCUITO: O circuito que executa a função NOT utilizando chaves mecânicas foi mostrado na figura abaixo. Na prática as portas lógicas são construídas utilizando-se como chave o componente eletrônico conhecido como transistor. Convenções: - chave aberta nível lógico zero - chave fechada nível lógico um - lâmpada apagada nível lógico zero - lâmpada acesa nível lógico um Funcionamento: Quando a chave A estiver aberta (entrada com nível lógico zero) circulará corrente pela lâmpada e esta acenderá (saída com nívellógico um). Com a chave A fechada (entrada com nível lógico um) a lâmpada estará curto-circuitada e não acenderá (saída com nível lógico zero). - TABELA VERDADE: A tabela verdade é um mapa onde colocamos as possíveis combinações das variáveis de entrada com os respectivos resultados. A Y 0 1 1 0 + Vcc _ Y A R OBS: A função NOT só possui uma entrada. Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 6 - SÍMBOLO: Mostra o modo como a função lógica é representada nos circuitos digitais. 2.1.2-) FUNÇÃO AND (E) - REPRESENTAÇÃO: Y = A . B onde se lê Y é igual a A E B -CIRCUITO: - TABELA VERDADE: -SÍMBOO : 2.1.3-) FUNÇÃO OR (OU) - REPRESENTAÇÃO: Y = A + B onde se lê Y é igual a A OU B -CIRCUITO: A Y = A + Vcc _ A B Y B A Y 0 0 0 0 1 0 1 0 0 1 1 1 Na função AND, se uma das entradas for zero, a saída também será zero, independentemente do nível lógico presente nas outras entradas. A B Y = A . B + Vcc _ A Y B Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 7 - TABELA VERDADE: -SÍMBOLO : 2.1.4-) FUNÇÃO NAND (NÃO E) = NOT + AND - REPRESENTAÇÃO: Y A . B onde se lê Y é igual ao resultado de A E B NEGADO - CIRCUITO: - TABELA VERDADE: -SÍMBOLO : 2.1.5-) FUNÇÃO NOR (NÃO OU) = NOT + OR - REPRESENTAÇÃO: Y A B onde se lê Y é igual ao resultado de A OU B NEGADO B A Y 0 0 0 0 1 1 1 0 1 1 1 1 Na funcão OR, se uma das entradas for um, a saída também será um, independentemente do nível lógico presente nas outras entradas. B A Y 0 0 1 0 1 1 1 0 1 1 1 0 A B Y = A . B A B Y = A + B + Vcc _ A Y R B Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 8 -CIRCUITO: - TABELA VERDADE: -SÍMBOLO : 2.1.6-) FUNÇÃO EX-OR - REPRESENTAÇÃO: Y A B onde se lê Y é igual a A EX-OR B - CIRCUITO: OBS: A e B são relés cujos contatos foram desenhados na posição de repouso, isto é, sem tensão na bobina (nível lógico 0 nas entradas A e B). - TABELA VERDADE: -SÍMBOLO : B A Y 0 0 0 0 1 1 1 0 1 1 1 0 Na função EX-OR, se as entradas forem diferentes a saída terá nível lógico um, caso contrário terá nível lógico zero. + Vcc _ Y B A 0 1 0 1 B A Y 0 0 1 0 1 0 1 0 0 1 1 0 + Vcc _ Y A R B A B Y = A + B A B Y A B OBS: As funções AND, OR, NAND e NOR têm 2 ou mais entradas Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 9 2.1.7-) FUNÇÃO EX-NOR - REPRESENTAÇÃO: BAY ou onde se lê Y é igual a A EX-NOR B - CIRCUITO: - TABELA VERDADE: - SÍMBOLO : EXERCÍCIOS 1) Dados os circuitos abaixo, construídos com portas lógicas, retire a expressão de saída e construa a tabela verdade. a) b) c) S A B C B A Y 0 0 1 0 1 0 1 0 0 1 1 1 + Vcc _ Y B A 1 0 0 1 A B S A B B AY S A B C Y = A ● B OBS: As funções EX-OR e EX-NOR só podem ter duas entradas. Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 10 d) e) f) g) h) A B C S S A B C D A B S A B C S S A B C D Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 11 i) j) l-) m-) n-) A B C S A B S SA SB A B C A B S A B C D S Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 12 o-) 2-) Determine o nível de tensão que teremos na saída das portas lógicas dos circuitos abaixo, com chave aberta e com chave fechada. a) b) c) A B S +Vcc 1 1 CHAVE PORTA 1 PORTA 2 PORTA 3 ABERTA FECHADA 1 2 3 0 +Vcc +Vcc CHAVE PORTA 1 PORTA 2 PORTA 3 PORTA 4 ABERTA FECHADA 1 2 4 3 +Vcc CHAVE PORTA 1 PORTA 2 PORTA 3 PORTA 4 ABERTA FECHADA 1 2 3 4 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 13 d) e) f) 3-) Utilizando apenas portas NAND ou portas NOR, podemos obter qualquer uma das portas lógicas que estudamos. Retire a expressão de saída, construa a tabela verdade dos circuitos dados abaixo e descubra a que porta lógica o circuito é equivalente. a-) A = Porta _____________ 0 +Vcc CHAVE PORTA 1 PORTA 2 PORTA 3 PORTA 4 ABERTA FECHADA 1 2 3 +Vcc 0 1 CHAVE PORTA 1 PORTA 2 PORTA 3 PORTA 4 PORTA 5 ABERTA FECHADA 1 2 3 4 5 +Vcc 0 1 CHAVE PORTA 1 PORTA 2 PORTA 3 PORTA 4 PORTA 5 ABERTA FECHADA 1 2 3 4 5 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 14 b-) c-) d-) e-) f-) g-) h-) A B = Porta __________ = Porta ___________ A B A B = Porta__________ A = Porta ___________ A B = Porta __________ A B = Porta __________ = Porta __________ A B Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 15 4-) Desenhe os circuitos dos exercícios 1.a até 1.e utilizando apenas: a-) Portas NAND. b-) Portas NOR. Simplifique o circuito, se possível. RESPOSTAS 1) a) S = A.B + C b) S = A.(B + C) S = 0 0 0 1 1 1 1 1 S = 0 0 0 1 0 1 0 1 c) B.AB.AS d) )CB.(A.B.AS S = 1 0 0 1 S = 1 1 0 0 0 1 0 0 e) B.B.A.A.B.AS f ) CD.CB.AS S = 0 1 1 0 S = 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 g) )DB.(C.B.B.AS h) )CB).(BA(S S = 1 1 1 0 1 1 1 1 0 0 1 0 0 0 1 1 S = 1 1 0 0 1 0 0 0 i) C).CCBC.B.A(S j) BABBAAS S = 1 1 1 1 0 0 0 0 S = 1 0 0 1 l-) m-) B).BA(AS S = 0 0 1 0 n-) o-) 2) a) ABERTA = 0 1 1 FECHADA = 1 1 0 b) ABERTA = 0 0 1 1 FECHADA = 0 0 1 1 c) ABERTA = 0 1 0 1 FECHADA = 1 1 0 0 d) ABERTA = 0 1 1 FECHADA = 1 0 1 e) ABERTA = 1 0 0 1 0 FECHADA = 0 0 0 1 0 f) ABERTA = 1 1 1 1 1 FECHADA = 1 0 0 1 0 1 1 1 1 0 1 0 0S C)B.AB(S 0 10 0 0 0 1 0S )B.AB()B.AA(S B B A A 0 1 1 0 0 11 0 0 1 1 0 0 11 0S ))DC(BA.(BAS 0 111S )BAB()BAA(S Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 16 3) a) NOT b) NOT c) AND d) OR e) OR f) AND g) NOR i) NAND CONCLUSÕES: - NEGANDO-SE A SAÍDA DA PORTA NAND, OBTÉM-SE UMA PORTA AND E NEGANDO-SE A SAÍDA DA PORTA NOR, OBTÉM-SE UMA PORTA OR. - NEGANDO-SE AS ENTRADAS DE UMA PORTA NAND, OBTÉM-SE UMA PORTA OR E NEGANDO-SE AS ENTRADAS DE UMA PORTA NOR, OBTÉM-SE UMA PORTA AND. 2.2 - TEOREMAS DE DEMORGAN 1 O -) A B A B 2 O -) A B A B DEMONSTRAÇÃO: CONCLUSÃO: Comparando-se a sexta e a sétima coluna, vemos que são iguais, ficando demonstrado desta forma o primeiro teorema de DeMorgan. O segundo teorema de DeMorgan fica demonstrado comparando-se as duas últimas colunas. REGRA PRÁTICA PARA APLICAÇÀO DO TEOREMA DE DEMORGAN: 1 o - Negar as variáveis de entrada. 2 o - Trocar o sinal da função (se era OR passa a ser AND e vice-versa). 2.3 - TEOREMAS BOOLEANOS: (1) x.0 = 0 (5) x + 0 = x (2) x.1 = x (6) x + 1 = 1 (3) x.x = x (7) x + x = x (4) x.x = 0 (8) 1xx (9) x + y = y + x ( propriedade comutativa) (10) x.y = y.x ( propriedade comutativa) (11) xyyx ( propriedade comutativa) (12) x + ( y + z ) = ( x + y ) + z = x + y + z ( propriedade associativa) B A B A A.B A B A B A+B A +B A B 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 0 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 0 0 x 0 0 x 1 x x x x 0 x 0 x x 1 1 x x 1 x x Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 17 (13) x.(y.z) = (x.y).z = x.y.z ( propriedade associativa) (14a) x.( y + z ) = x.y + x.z ( propriedade distributiva) (14.b) ( w + x).( y + z ) = w.y + w.z + x.y + x.z ( propriedade distributiva) (15) x + x.y = x (16.a) yxy.xx (16.b) yxy.xx (17) xx EXERCÍCIO 1) Aplique os teoremas de DeMorgan e os teoremas Booleanos nas expressões obtidas nos circuitos do exercício 3 para confirmar os resultados obtidos neste exercício. 2.4-) CIRCUITO A PARTIR DA EXPRESSÃO LÓGICA: Dada uma expressão podemos montar o circuito lógico que executa esta expressão. exemplo 1: S A B .C. B D Da mesma forma que na aritmética elementar, iniciamos pelos parênteses ou pela função AND. 1 o ) S1 = A + B = PORTA OR 2 o ) S2 = B D = PORTA NOR 3 o ) S3 = S .C1 = PORTA NAND 4 o ) S = S3 . S2 = PORTA AND A B S1 B D S2 S1 C S3 S S3 S2 S1 S2 S3 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 18 5 o ) Interligar as portas lógicas de modo a obter o circuito que executa a expressão dada. 6 o ) Após construir o circuito lógico, podemos tirar a prova para verificarmos se o circuito obtido corresponde à expressão dada. Para isto, basta retirar do circuito obtido a expressão lógica e compará-la com a expressão dada. exemplo 2: S = DCD.BCB.A 1 o ) S1 = B C = PORTA EX-OR 2 o ) S2 = A.S1 = PORTA NAND 3 o ) S3 = B.D B C S1 A S1 S2 B D S3 4 o ) DCS 4 = FUNÇÃO EX-NOR C D S4 S1 S2 S4 S3 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 19 5 o ) S = S S S2 3 4 = PORTA NOR 6 o ) Interligar os circuitos 7 o ) Tirar a prova. EXERCÍCIOS Construa o circuito que executa as expressões lógicas abaixo: 1 o ) S = D.D.CBA 2 o ) S A.B.C A. D C . A B .C 3 o ) S A B.C A.B D.C .B.C . 4 o ) S= D.B.C+ A.B.C.D . D C A 5 o ) S D C A B C A B A B . . . . . . 6 o ) S A B A B C D D C A C . . . . . 7 o ) .AB CB CABC.D.S 8 o ) )D.CA()DC.(BAS 9 o ) )CBA).(DCD(S 2.5 - EXPRESSÃO DE SAÍDA A PARTIR DA TABELA VERDADE: No dia a dia de nossa vida profissional nos defrontamos com determinadas situações em que necessitamos construir circuitos lógicos que atuem de acordo com esta situação. Para isto, devemos proceder da seguinte maneira: a- Construir a tabela verdade que representa esta situação. b- Retirar da tabela verdade a expressão de saída. c- Montar o circuito lógico que executa a expressão de saída obtida. EXEMPLO: Temos 3 motores A, B e C que consomem cada um 50 KVAR de potência reativa e temos 2 capacitores, 1 de 50 KVAR e 1 de 100 KVAR. Construa um circuito lógico que comande a ligação destes capacitores à rede elétrica de modo que a potência reativa total consumida pela instalação, a qualquer instante seja nula. S2 S4 S3 S Apostilade Eletrônica Digital (curso de Eletrotécnica Integrado) 20 PROCEDIMENTO: a) Construir a tabela verdade: b) Retirar da tabela verdade a expressão de saída: Para isto utilizamos o método da soma de produtos. Para cada “1” da saída da tabela verdade escrevemos um termo na forma D.C.B.A (produto das variáveis de entrada) na expressão de saída, sendo estes termos separados pela função OR (soma). Após negamos as variáveis de entrada de modo que cada termo da expressão seja “1” para somente uma combinação das variáveis de entrada que gera nível lógico "1" na saída. Em cada saída da tabela verdade acima temos quatro 1's, portanto, temos que escrever quatro termos C.B.A, sendo estes termos separados pela função OR. Na segunda linha da tabela verdade, a saída S1 tem nível lógico 1. Para que o primeiro termo da expressão S1 seja 1, temos que negar as variáveis de entrada C e B (variáveis que são 0). Fazendo o mesmo para as outras combinações das variáveis de entrada que geram nível 1 na saída, obtemos: A.B.CA.B.CA.B.CA.B.CS 1 A.B.CA.B.CA.B.CA.B.CS 2 c- Montar o circuito lógico: C B A S1 0 0 0 0 0 0 1 1 A.B.C 0 1 0 1 A.B.C 0 1 1 0 1 0 0 1 A.B.C 1 0 1 0 1 1 0 0 1 1 1 1 A.B.C C B A S2 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 A.B.C 1 0 0 0 1 0 1 1 A.B.C 1 1 0 1 A.B.C 1 1 1 1 A.B.C Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 21 R.Q.PR.Q.PR.Q.PR.Q.PR.Q.PS EXERCÍCIOS 1) Dadas as tabelas verdade abaixo, retire a expressão de saída e monte o circuito lógico com portas lógica e com contatos. A- B- C- D- R: a-) S C B A C B A C B A C B A C B A . . . . . . . . . . b-) S C B A C B A C B A C B A C B A . . . . . . . . . . c-) S C B A C B A C B A C B A C B A . . . . . . . . . . d-) S C B A C B A C B A . . . . . . 2) Em uma máquina copiadora simples, um sinal de parada (saída S = 1) é gerado para interromper a operação da máquina e ativar um indicador luminoso sempre que ocorrer uma das seguintes condições: 1 - a bandeja de alimentação de papel estiver vazia; ou 2 - as duas micro-chaves sensores de papel (Ch) estiverem acionadas, indicando atolamento de papel. A presença de papel na bandeja é indicada por um nível alto no sinal lógico P. Cada uma das micro-chaves produz sinais lógicos (Q e R) que vão para o nível alto sempre que um papel estiver passando sobre a chave, que é ativada. Projete o circuito lógico correspondente utilizando portas lógicas e contatos. R: 3) Temos 3 motores elétricos, A, B e C, que consomem respectivamente 50, 100 e 100 KW de potência ativa. Projete um circuito lógico, utilizando portas lógicas e contatos , que acione um grupo motor-gerador quando a potência ativa total consumida pela instalação for maior ou igual a 150 KW. R: A.B.CA.B.CA.B.CA.B.CS Sensor de alimentação da bandeja Circuito Lógico + 5 V 1 kΩ P Q R S Ch Ch C B A S 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 C B A S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 C B A S 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 C B A S 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 22 4) Uma indústria possui quatro motores: o motor A consome uma potência de150 KW, o motor B 230 KW, o motor C 120 KW e o motor D 140 KW. O medidor de energia elétrica da concessionária possui um circuito eletrônico que gera em sua saída (H) nível lógico 1 no horário de ponta (18h00 às 21h00), quando a potência máxima consumida pelos motores não pode ultrapassar 300 KW, e nível 0 fora do horário de ponta, quando a potência máxima não pode ultrapassar 500 KW. Projete um circuito lógico, utilizando portas lógicas e contatos, para ligar uma lâmpada e autorizar a partida do motor D de modo que a potência máxima consumida no horário de ponta e fora do horário de ponta não seja ultrapassada. R: A.B.C.HA.B.C.HA.B.C.HA.B.C.HA.B.C.HA.B.C.HA.B.C.HA.B.C.HS 5) Um circuito lógico com 4 entradas e uma saída é utilizado para comandar o disparo de mísseis nucleares de um país, conforme mostrado na figura abaixo. A chave 1 está instalada no gabinete do presidente, enquanto que as chaves 2, 3 e 4 estão instaladas no gabinete de 3 de seus principais ministros. Se o presidente fechar a chave 1, os mísseis deverão ser disparados, independentemente de as outras chaves terem sido fechadas ou não. Se a chave do gabinete do presidente não for fechada, mas, se pelo menos 2 ministros acionarem as chaves de seus gabinetes, os mísseis também deverão ser disparados. Escreva a expressão lógica correspondente ao circuito. 6) Um museu possui 4 salas com 1 sensor de presença em cada uma. Quando o sensor é acionado pela presença de uma pessoa, gera nível lógico 1 na sua saída. Escreva a expressão de um circuito lógico que dispare um alarme sempre que dois ou mais sensores forem acionados indicando que há invasores no local. Se apenas um sensor for acionado, o alarme não deve ser disparado para permitir que o guarda do museu faça a ronda dentro do mesmo com o alarme ligado. R: A.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DS 7) Considere que tem um dispositivo com uma saída Z e quatro entradas A, B, C e D. A saída é colocada em 1 quando nas entradas existem mais 1s do que 0s e, caso contrário, é colocada em 0. Se o número de entradas em 1 for igual ao número de entradas a 0 então a saída é igual ao complemento da entrada A. Escreva a expressão lógica correspondente ao circuito. R: A.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DS +Vcc S 1 2 3 4 CIRCUITO LÓGICO P A B C S CIRCUITO ELETRÔNICO 321321321 321321321 321321321 321321321 M.M.M.PM.M.M.PM.M.M.P M.M.M.PM.M.M.PM.M.M.P M.M.M.PM.M.M.PM.M.M.P M.M.M.PM.M.M.PM.M.M.P S:R Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 23 8) Em uma determinada empresa, os membros da diretoria detêm todo o capital, que está assim distribuído: A detém 45%, B detém 30%, C detém 15% e D detém 10%. Cada membro tem poder de voto igual à sua participação no capital. Para que algo seja aprovado, é necessário que o total de votos seja superior a 50%. Escreva a expressão lógica correspondente ao circuito que faz um LED acender toda vez que a votação for aprovada e outro led quando a votaçãonão for. R: A.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DA.B.C.DS 9) Um automóvel tem um sistema de aviso ao motorista que funciona da seguinte maneira: um sinal sonoro (S) de advertência soa se o motor (M) estiver ligado e o freio de estacionamento (B) estiver acionado ou se o motor NÃO estiver ligado e os faróis (L) estiverem acesos. Implemente um circuito semelhante ao existente neste automóvel utilizando portas lógicas e contatos. R: L.B.ML.B.ML.B.ML.B.MS 10) Um automóvel possui 4 sensores F, P, M e C. O sensor F está ligado ao freio de mão e gera nível lógico 1 quando o freio está acionado e 0 em caso contrário. O sensor P é instalado no assento do passageiro (lado do motorista) e vai para nível 1 quando há passageiro e vai para nível 0 quando não há. Os sensores M e C são sensores que detectam se o motorista e o passageiro estão utilizando cinto de segurança (nível lógico 1) ou não (nível 0 lógico). Escreva a expressão lógica correspondente ao circuito que tem como entradas os sensores descritos anteriormente, para ligar um dispositivo de alarme (saída S) enquanto as condições de segurança, necessárias para colocar o veículo em movimento, não tiverem sido atendidas. 11) A válvula e o motor de um forno de microondas (saída F) deve funcionar quando a porta (P) estiver fechada, “timer” (T) acionado e o botão de Liga/Desliga (B) acionado. Mas a luz interna (saída L) deve ficar acesa sempre que a porta estiver aberta, ou quando o forno estiver funcionando. Implemente o circuito, utilizando portas lógicas e contatos, para fazer este controle. OBS: São dois circuitos, um para ligar o forno (saída F) e outro para ligar a luz interna do forno (saída L). No circuito da luz interna, a variável F, que no circuito para ligar o forno é saída, neste é uma das entradas. R: P.FP.FL B.T.PF 12) Projetar um circuito lógico, utilizando portas lógicas e contatos, que controla a porta de um elevador em um prédio de 3 andares, conforme mostrado na figura abaixo. O circuito tem 4 entradas: M é um sinal lógico que indica quando o elevador está se movendo (M=1) ou parado (M=0), F1, F2 e F3 são os sinais indicadores dos andares que estão normalmente em nível lógico 0 e vão para nível lógico 1 quando o elevador está posicionado no respectivo andar (por exemplo: elevador no primeiro andar F1 = 1, F2 = 0 e F3 = 0). A saída do circuito é o sinal ABRIR que normalmente possui nível lógico 0 e vai para nível lógico 1 quando a porta do elevador tem que ser aberta. OBS: Uma vez que o elevador não pode estar em mais de um andar ao mesmo tempo, as combinações das entradas referentes a estas situações geram saídas irrelevantes (tanto podem ser 0 ou 1). Neste caso, considere a saída igual a 0 para obter um circuito mais simples. M F1 F2 F3 CIRCUITO DA PORTA DO ELEVADOR ABRIR F P M C S CIRCUITO ELETRÔNICO C.M.P.FC.M.P.FC.M.P.FC.M.P.F C.M.P.FC.M.P.FC.M.P.FC.M.P.F C.M.P.FC.M.P.FC.M.P.FC.M.P.FC.M.P.FS:R 321321321 F.F.F.MF.F.F.MF.F.F.MABRIR Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 24 010101010101010101010101D 010101010101010101010101U B.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AS B.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AS:R 01010101 0101010101010101010101010101B 0101010101010101010101010101A B.B.A.AB.B.A.A B.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AS B.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AB.B.A.AS:R 13) Escreva a expressão lógica correspondente ao circuito utilizado para comandar o funcionamento do motor de um elevador de um prédio de 4 andares. O circuito lógico deverá ter 4 entradas e 2 saídas. As entradas A1 e A0 identificam o andar em que o elevador está e B1 e B0 identificam o andar para o qual o elevador deverá se deslocar. As saídas SU e SD são responsáveis pelo sentido de deslocamento do elevador, SU em nível 1 desloca o elevador para cima (up), SD em nível 1 desloca o elevador para baixo (down). Saídas em nível lógico 0 o elevador fica parado. 14) Dois jogadores A e B apostam com dois bits cada um (A1-A0 e B1-B0 respectivamente). A combinação 00 bate a combinação 01, 01 bate 10, 10 bate 11 e 11 bate 00. Quando ambos os jogadores apresentam a mesma combinação há empate. Escreva a expressão lógica correspondente ao circuito que tem duas saídas SA e SB de tal forma que, quando A ganha de B a saída SA fica em nível 1 e SB em nível 0, quando B ganha de A a saída SA fica em nível 0 e SB em nível 1, quando empatam ambas as saídas ficam em nível lógico 1 e, noutras situações não descritas, as saídas ficam em nível lógico 0. 15) Represente as variáveis de entrada e a saída dos exercícios 1, 2 e 3 como uma onda quadrada que varia em função do tempo. A forma de onda da variável A tem período igual a 1 segundo, a forma de onda da variável B tem período igual a 2 segundos e da variável C tem período igual a 4 segundos. Cada segundo corresponde a 2 cm no eixo horizontal (eixo dos tempos). 2.6 - SIMPLIFICAÇÃO DE EXPRESSÕES E DE CIRCUITOS LÓGICOS ATRAVÉS DOS MAPAS DE KARNAUGH: Podemos fazer a simplificação de expressões e de circuitos lógicos utilizando as propriedades e as identidades da álgebra de boole ou através dos “Mapas de Karnaugh”. Este último método nos permite obter mais facilmente a expressão mínima. Para simplificarmos uma expressão ou um circuito lógico utilizando os “Mapas de Karnaugh”, devemos proceder da seguinte maneira: 1 o - Construir a tabela verdade. 2 o - Com os dados da tabela verdade, construir o “Mapa de Karnaugh”: - Mapa de Karnaugh com duas variáveis de entrada (A e B): - Mapa de karnaugh com três variáveis de entrada: 0 1 0 1 B A A A B possíveis níveis lógicos da variável B Nos quadrados coloca-se o nível de tensão (0 ou 1) da saída para cada combinação possível de A e B (retirado da saída da tabela verdade). 00 01 11 10 0 1 CB A Possíveis combinações das variáveis B e C. De uma coluna para outra só pode variar uma variável de entrada de cada vez, nunca as duas. * * Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 25 - Mapa de Karnaugh com quatro variáveis de entrada: 3 o - Transpor os níveis de tensão da saída da tabela verdade para os quadrados do mapa correspondentes às combinações das variáveis de entrada. 4 o - Fazer o agrupamento dos “1’s” do mapa obedecendo às seguintes regras: a- O número de “1’s” que cada grupo pode ter é; 1, 2, 4, 8, 16..... 2 n (onde n é um n o inteiro e positivo). b- Agrupar os “1’s” sempre na vertical ou na horizontal, nunca na diagonal. c- Agrupar sempre “1’s”adjacentes. d- Cada grupo deve ter o maior número de “1’s” possível. Quanto maior for o número de “1’s”, de um grupo,menor será o termo da expressão lógica originada por este agrupamento, consequentemente, menor será o circuito. e- O número de agrupamentos deve ser o menor possível. Quanto menor for o número de agrupamentos, menor será o número de termos da expressão lógica e, portanto, menor e mais simples será o circuito lógico. f- Um mesmo “1” pode fazer parte de 2 ou mais agrupamentos. g- Eliminar agrupamentos redundantes. Cada agrupamento deve possuir pelo menos um “1” que pertença a somente este agrupamento, caso contrário este agrupamento será uma redundância e deverá ser eliminado. 5 o - Retirar do mapa a expressão de saída. A expressão de saída obtida do mapa é uma soma de produtos onde cada termo é retirado de cada agrupamento. Cada termo é o produto das variáveis de entrada que não variaram dentro do agrupamento. As variáveis de entrada que variaram no agrupamento não entram no termo originado pelo agrupamento. 6 o - Desenhar o circuito lógico. EXERCÍCIOS 1) Retire a expressão de saída simplificada das tabelas-verdade do exercício 1 do item anterior e monte o circuito lógico. R: A-) S A C B . B-) S C A C A C B . . . C-) S A C B . D-) S C A C B A . . . 00 01 11 10 00 01 11 10 DC BA Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 26 2) Retire a expressão de saída simplificada das tabelas-verdade abaixo e monte o circuito lógico. A- B- C- D- R: A-) S C B D C A D C B D B A . . . . . . . B-) S D C C A C A D B . . . . C-) S A D C C B . . D-) S D B A D C A D C A D B A D C B . . . . . . . . . . 3) Simplifique as expressões abaixo utilizando “Mapas de Karnaugh”. A) B.AC.AC.B.AS (S = A) B) )D.C.A.(C)DBC.A(S )A.CC.DS( C) C.B.AC.B.AC.B.AC.B.AC.B.AS )B.ACS( D) ))BC.(D(C).BA((S )A.BDCS( E) )CA.(C.DD.C).BA).(BA(S DCB.AB.AS( 4) Retire da tabela verdade dos exercícios 2 a 14 do item anterior a expressão lógica simplificada utilizando “mapa de karnaugh”. exercício 2: R.QPS exercício 3: S = C.B + B.A + C.A exercício 4: A.B.CA.B.CA.DB.DS exercício 5: S = P + M1.M3 + M1.M2 + M2.M3 exercício 6: B.CA.CA.BC.DS exercício 7: S = D.C + D.B + C.B exercício 8: S = B.A + C.A + D.A + D.C.B exercício 9: B.ML.MS exercício 10: C.PFMS D C B A S 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 D C B A S 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 D C B A S 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 D C B A S 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 27 exercício 11: S = P.T.B FPL exercício 12: 321 F.MF.MF.MABRIR exercício 13: 00101011D01000111U B.A.AB.B.AB.AS B.B.AB.A.AB.AS exercício 14: 0101101011011101A B.B.A.A B.A.A B.B.A B.B.AB.A.AS 01010101011101101010011B B.B.A.AB.B.A.AB.B.A B.A.A B.A.A B.B.AB.B.AS 5-) Dados os mapas de Karnaugh abaixo, retire a expressão lógica simplificada e construa o circuito lógico. OBS: X = CONDIÇÃO IRRELEVANTE. CONSIDERE CADA X COMO SENDO NÍVEL LÓGICO 0 OU NÍVEL LÓGICO 1, DEPENDENDO DO QUE RESULTAR EM UM AGRUPAMENTO MELHOR DOS 1'S DO MAPA DE KARNAUGH. 00 01 11 10 1 0 X 1 0 1 X 1 1 1 X X 1 1 X X 00 01 11 10 a-) 00 01 11 10 1 1 X 1 1 0 X 1 1 1 X X 1 0 X X 00 01 11 10 b-) 00 01 11 10 1 1 X 1 1 1 X 1 1 1 X X 0 1 X X 00 01 11 10 c-) 00 01 11 10 1 0 X 1 0 1 X 1 1 0 X X 1 1 X X 00 01 11 10 d-) 00 01 11 10 1 0 X 1 0 0 X 1 0 0 X X 1 1 X X 00 01 11 10 e-) 00 01 11 10 1 1 X 1 0 1 X 1 0 1 X X 0 1 X X 00 01 11 10 f-) 00 01 11 10 0 1 X 1 0 1 X 1 1 0 X X 1 1 X X 00 01 11 10 g-) 00 01 11 10 X 1 0 X X 0 0 X 1 1 0 0 1 X X 1 00 01 11 10 h-) BDA.CA.CS:R CA.BA.BS:R CBAS:R DA.B.CB.CA.BA.CS:R A.BA.CS:R DCA.BS:R A.BB.CB.CDS:R A.BB.DA.DS:R Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 28 AULA PRÁTICA SOBRE PORTAS LÓGICAS TAREFA N o 1 A) OBJETIVO: Identificar o tipo de porta lógica que temos em cada circuito integrado. B) MATERIAL NECESSÁRIO: - 1 CI 7400 - 1 CI 7402 - 1 CI 7408 - 1 CI 7404 - 1 CI 7432 - 1 Kit Datapool - 1 CI 7486 - Fios de ligação C) PROCEDIMENTO: 1 o ) Desligue o kit e coloque o CI na placa com todo o cuidado. 2 o ) Identifique os terminais do circuito integrado. 3 o ) Coloque a chave TTL/CMOS na posição TTL. 4 o ) Conecte o pino +Vcc do CI em + 5 Vcc do Kit. 5 o ) Conecte o pino GND do CI ao COMUM do Kit. 6 o ) Conecte as entradas de uma das portas do CI às chaves A e B. 7 o ) Conecte a saída desta porta lógica ao LED S0. 8 o ) Ligue o kit e simule as combinações possíveis das entradas mostradas na tabela verdade através das chaves A e B, anotando os resultados. 9 o ) Compare a tabela verdade obtida com as tabelas verdade dadas em aula. 10 o ) Represente o símbolo das portas lógicas no desenho do circuito integrado. 11 o ) Retire o CI do Kit com todo o cuidado. 12 o ) Repita o procedimento acima para os outros CI’s. 1 2 3 4 5 6 7 14 13 12 11 10 9 8 B A S 0 0 1 1 0 1 0 1 1 2 3 4 5 6 7 14 13 12 11 10 9 8 B A S 0 0 1 1 0 1 0 1 7432 74001 2 3 4 5 6 7 14 13 12 11 10 9 8 B A S 0 0 1 1 0 1 0 1 7408 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 29 TAREFA N o 2 A) OBJETIVO: Montar o circuito lógico do exercício 1.b (página5) com as portas lógicas ensaiadas na tarefa anterior. B) MATERIAL NECESSÁRIO: - 1 CI 7408 - 1 CI 7404 - 1 CI 7402 - 1 Kit Datapool - Fios de ligação C) PROCEDIMENTO: 1 o ) Represente na figura abaixo as ligações entre os terminais dos circuitos integrados de modo a obtermos o circuito solicitado. 2 o ) Desligue o kit e coloque os CI’s na placa conforme mostrado na figura abaixo. 3 o ) Identifique os terminais dos circuitos integrados. 4 o ) Coloque a chave TTL/CMOS na posição TTL. 5 o ) Conecte o pino +Vcc de cada CI em + 5 Vcc do Kit. 6 o) Conecte opino GND de cada CI ao COMUM do Kit. 7 o) Interligue as saídas e as entradas das portas lógicas de acordo com o desenho abaixo. 8 o ) Conecte as entradas do circuito às chaves do Kit. 9 o ) Conecte a saída do circuito ao LED S0. 10 o ) Simule as combinações possíveis das entradas mostradas na tabela verdade através das chaves do Kit, anotando os resultados. 11 o) Compare com os resultados obtidos no exercício 1.b da página 5. 1 2 3 4 5 6 7 14 13 12 11 10 9 8 A S 0 1 1 2 3 4 5 6 7 14 13 12 11 10 9 8 B A S 0 0 1 1 0 1 0 1 1 2 3 4 5 6 7 14 13 12 11 10 9 8 B A S 0 0 1 1 0 1 0 1 7486 7402 7404 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 30 TAREFA N o 03 A) OBJETIVO: Montar o circuito lógico do exercício 1.c com portas lógicas. B) MATERIAL NECESSÁRIO: - 1 CI 7400 - 1 CI 7432 - 1 Kit Datapool - Fios de ligação C) PROCEDIMENTO: Igual 2 a tarefa. CHAVE A CHAVE B LED S0 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7404 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7408 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7402 LED S0 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7400 1 2 3 4 5 6 7 14 13 12 11 10 9 8 7432 CHAVE A CHAVE B CHAVE Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 31 UNIDADE III - FAMÍLIAS DE PORTAS LÓGICAS 3.1-) CARACTERÍSTICAS BÁSICAS DOS CIRCUITOS INTEGRADOS Os circuitos integrados digitais são uma coleção de resistores, diodos e transistores, fabricados em uma única peça de material semicondutor (normalmente o silício) denominado substrato, quase sempre conhecidos pela denominação de chip. O CI ou chip é encapsulado em uma embalagem de plástico ou de cerâmica, a partir da qual saem alguns pinos para tornar possível a conexão do CI com outros dispositivos. O tipo mais comum de embalagem é a denominada “dual -in-line-package” (DIP), mostrada na figura 1. Este tipo de embalagem recebe este tipo de denominação em função de suas duas linhas paralelas de pinos, numerados no sentido anti-horário a partir de 1, quando vistos de cima da embalagem de cerâmica, em relação a um ponto de identificação em um dos lados do chip. O CI apresentado tem 14 pinos. Existem CIs com este tipo de embalagem com 16, 20,24,28,40 e 64 pinos. 3.2-) CLASSIFICAÇÃO DOS CIRCUITOS INTEGRADOS: De acordo com o principal tipo de componente eletrônico utilizado em seus circuitos os CIs digitais podem ser classificados em família lógica TTL e família lógica CMOS sendo que cada uma delas é composta por várias séries de circuitos conforme mostrado abaixo. Cada fabricante acrescenta um prefixo próprio à descrição do CI. Por exemplo, a Texas usa o prefixo SN, a National Semiconductor adota o prefixo DM e a Signets adota o prefixo S, Desta forma, dependendo do fabricante, você poderá encontrar um chip NOR quádruplo, denominado DM7402, SN7402, S7402 ou alguma outra designação relativa a outro fabricante. Os dois ou três primeiros números do código de identificação, juntamente com a(s) letra(s), se houver, identifica a família e a série do integrado enquanto que os dois ou três últimos algarismos identifica o circuito lógico que tem dentro do integrado. Se o número do integrado começa com a dezena 40, com a centena 140 ou possui a letra C no seu número de identificação então o circuito é da família CMOS, caso contrário é da família TTL. Cada série possui características próprias de modo que, caso seja necessário substituir um circuito integrado, devemos substituí-lo por outro da mesma família e da mesma série, ou seja, com o mesmo número de identificação. 3.3-) FAIXA DE TENSÃO DE ALIMENTAÇÃO DOS CIRCUITOS INTEGRADOS: Os circuitos da família TTL são projetados para uma tensão de alimentação de 5 V 5%, ou seja, a tensão de alimentação deve estar compreendida entre 4,75 V e 5,25 V. As séries 40/140 e 74C, da família CMOS, podem funcionar com tensão de alimentação (VDD) variando de 3 a 15 V. As demais séries da família CMOS operam com tensão de alimentação entre 2 e 6 V. Sempre que dispositivos TTL e CMOS são utilizados em conjunto, a tensão da fonte de alimentação deve ser de 5 V 5%. 1 2 3 4 5 6 7 14 13 12 11 10 9 8 O chip pode ter um pequeno ponto próximo ao pino 1 Marca (chanfrado) Figura 1 TTL padrão (74XX) TTL Schottky (74SXX) TTL de baixa potência (74LSXX) TTL TTL Schottky avançada (74ASXX) TTL Schottky avançada de baixa potência (74ALSXX) TTL fast (74FXX) CMOS padrão (40XX ou 140XX) CMOS CMOS de alta velocidade (74HCXX ou 74HCTXX) CMOS avançada (74ACXX ou 74ACTXX) CMOS avançada de alta velocidade (74AHCXX ou 74AHCTXX) Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 32 3.4-) PARÂMETROS DE TENSÃO: No capítulo 2 definimos nível lógico zero como “ausência de tensão” e nível lógico um como “existência de tensão” na entrada ou na saída de um circuito lógico. Na realidade, nível lógico 0 representa uma faixa de valores de tensão muito pequena que vai de 0 a alguns décimos de Volts. Por outro lado, nível lógico 1 representa uma faixa de valores de tensão da ordem de alguns Volts. Na figura 2 foram representadas as faixas de valores de tensão que correspondem à nível lógico baixo (zero) e à nível lógico alto (um) na entrada e na saída de uma porta lógica da família TTL padrão. Figura 2 – Parâmetros de tensão de entrada e de saída para a família TTL padrão VIH – É o valor de tensão de entrada que o circuito interpreta como nível lógico alto.Normalmente é especificado pelo seu valor mínimo. Para os circuitos da família TTL padrão, VIH 2,0 V. VIL – É o valor de tensão de entrada que o circuito interpreta como nível lógico baixo. Normalmente é especificado pelo seu valor máximo. Para os circuitos da família TTL padrão, VIL 0,8 V. VOH – É o valor de tensão na saída de um circuito digital que está em nível lógico alto. Normalmente é especificado pelo seu valor mínimo. Para os circuitos da família TTL padrão, VOH 2,4 V VOL – É o valor de tensão na saída de um circuito digital que está em nível lógico baixo. Normalmente é especificado pelo seu valor máximo. Para os circuitos da família TTL padrão, VOL 0,4 V Se a tensão na entrada estiver na faixa indeterminada (0,8 < VI < 2,0 para a família TTL padrão) a porta lógica pode interpretar esta tensão como sendo nível lógico 0 ou nível lógico 1, ou seja, não se pode prever se a saída da porta lógica será 0 ou 1, portanto, esta faixa de valores de tensão deve ser evitada. Na tabela 1 foram apresentados os valores dos parâmetros de tensão das famílas lógicas TTL e CMOS. 3.5-) MARGEM DE RUÍDO Picos de corrente elétrica e campos magnéticos podem induzir tensões nas conexões existentes entre os circuitos lógicos, conforme mostrado na figura 3. Tais sinais, indesejados e espúrios, denominados ruído, podem ter como resultado a queda de tensão de entrada de um circuito lógico a um valor abaixo de VIH (mínimo) ou o aumento desta tensão a um nível acima de VIL (máximo), fazendo com que a tensão de entrada fique na faixa indeterminada e o circuito passe a funcionar de forma incorreta. A imunidade ao ruído de um determinado circuito lógico refere-se à capacidade deste circuito tolerar tensões geradas por ruído em suas entradas, sem alterar o seu funcionamento. A quantidade medida de imunidade ao ruído é denominada de margem de ruído. 5,0 V 2,0 V 0,8 V 0 V NÍVEL LÓGICO 1 NÍVEL LÓGICO 0 FAIXA INDETERMINADA VIH(MÍNIMO) VIL(MÁXIMO) 5,0 V 2,4 V 0,4 V 0 V NÍVEL LÓGICO 1 NÍVEL LÓGICO 0 FAIXA INDETERMINADA VOH(MÍNIMO) VOL(MÁXIMO) ENTRADA SAÍDA RUÍDO VO comum Figura 3 Vi Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 33 A margem de ruído em nível alto, VNH é definida como: VNH = VOH (mínimo) - VIH (mínimo) A margem de ruído para o nível baixo, VNL , é definida como: VNL = VIL (máximo) - VOL (máximo) A tabela 1 mostra os parâmetros de tensão e a margem de ruído das séries da família TTL e CMOS. Exemplo: Calcule a margem de ruído em nível alto e em nível baixo para os circuitos digitais da família TTL padrão. VOH(mínimo) = 2,4 V VIH(mínimo) = 2,0 V (Tabela 1) VNH = 2,4 – 2,0 = 0,4 V VIL(máximo) = 0,8 V VOL(máximo) = 0,4 V (Tabela 1) VNL = 0,8 – 0,4 = 0,4 V 3.6 -) DISPOSITIVOS COM ENTRADA SCHMITT-TRIGGER Quando aplicamos, na entrada de uma porta lógica, uma tensão que tem um tempo de transição lento, a saída da porta lógica pode produzir oscilações enquanto o sinal de entrada passa pela faixa indeterminada de tensão, conforme mostrado na figura 4. Isto ocorre porque o valor da tensão de entrada que leva a saída de nível lógico 0 para nível lógico 1 é o mesmo valor que leva a saída de nível lógico 1 para nível lógico 0. Portanto, quando a tensão de entrada está próxima deste valor, qualquer ruído pode provocar alterações na saída da porta lógica. PARÂMETRO TTL CMOS 74 74LS 74AS 74ALS 4000B 74HC 74HCT 74AC 74ACT 74AHC 74AHCT VIH(mín) 2,0 2,0 2,0 2,0 3,5 3,5 2,0 3,5 2,0 3,85 2,0 VIL(máx) 0,8 0,8 0,8 0,8 1,5 1,0 0,8 1,5 0,8 1,65 0,8 VOH(mín) 2,4 2,7 2,7 2,5 4,95 4,9 4,9 4,9 4,9 4,4 3,15 VOL(máx) 0,4 0,5 0,5 0,5 0,05 0,1 0,1 0,1 0,1 0,44 0,1 VNH 0,4 0,7 0,7 0,7 1,45 1,4 2,9 1,4 2,9 0,55 1,15 VNL 0,4 0,3 0,3 0,4 1,45 0,9 0,7 1,4 0,7 1,21 0,7 OBS: Os parâmetros de tensão e de margem de ruído da série 74F são iguais aos da série 74ALS e os parâmetros de tensão e de margem de ruído da série 74S são iguais aos da série 74LS. Tabela 1 – Parâmetros de tensão e de margem de ruído das famílias TTL e CMOS (VDD = 5,0 V) Figura 4 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 34 Um dispositivo que possui uma entrada Schmitt-trigger é projetado para receber sinais com transições lentas e produzir saídas com transições livres de oscilações. Analisando-se a figura 5, observa-se que a saída da porta inversora só muda de nível alto para nível baixo quando a tensão de entrada ultrapassa a tensão de disparo VT+. Uma vez que a saída vai para nível baixo, ela permanece nesse nível mesmo se a tensão de entrada cair abaixo de VT+. Somente quando a tensão de entrada cai abaixo de VT- é que a saída passa de nível baixo para nível alto. A diferença entre os valores " VT+" e " VT- " é conhecida como "histerese". Para os circuitos integrados com saída Schmitt Trigger da família TTL VT+ = 1,7 V e VT- = 0,9 V. Para os circuitos CMOS VT+ = 2,9 V e VT- = 2,3 V com VDD = 5,0 V; VT+ = 5,9 V e VT- = 3,9 V com VDD = 10,0 V. 3.7-) CIRCUITO EQUIVALENTE DE ENTRADA E DE SAÍDA DE UMA PORTA LÓGICA: Na saída da porta lógica, mostrada na figura 6.b, Q1 e Q2 são transistores que funcionam como chave (ligado ou desligado) e estão dispostos em uma configuração denominada “totem-pole”. Saídas digitais em “totem-pole” nunca devem ser conectadas juntas pois isto pode danificar as portas lógicas. Figura 6.a – Circuito de entrada das portas lógicas Figura 6.b – Circuito de saída das portas lógicas VCC SAÍDA ENTRADAS R1 D1 D2 D3 D4 + - 4 K R2 + VCC - Q1 Q2 D5 130 Figura 5 VT + VT- VIN < VT- ENTRADA = 0 ↑VIN < VT+ ENTRADA = 0 VIN > VT+ ENTRADA = 1 ↓VIN > VT- ENTRADA = 1 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 35 - Funcionamento do circuito de saída: Quando a chave 2 do circuito da figura 6.b estiver fechada, a chave 1 estará aberta e na saída da porta lógica teremos nível lógico 0 pois ela estará conectada à massa. Por outro lado, se a chave 1 estiver fechada, a chave 2 estará aberta e na saída da porta lógica teremos nível lógico 1 pois ela estará conectada em +VCC. 3.8-) SAÍDA DE COLETOR OU DRENO ABERTO: Existem circuitos digitais que não possuem os componentes R2, D5 e Q1 na saída, sendo este tipo de configuração denominada “coletor ou dreno aberto”. Estes circuitos necessitam da utilização de um resistor externo, denominado “resistor de pull-up”, que deve ser ligado entre a saída e o positivo da fonte conforme mostrado na figura 7 e seu valor é de 10 K. Saídas digitais em “coletor ou dreno aberto” podem ser conectadas juntas. Neste caso se uma das saídas for 0, o ponto de conexão também terá nível lógico 0. Somente se todas as saídas que estão conectadas juntas tiverem nível lógico 1 é que o ponto de conexão terá nível lógico 1 (wired-and). 3.9-) SAÍDA LÓGICA EM TRI-STATE: No item 3.7 vimos que a saída de uma porta lógica em “totem-pole” admite apenas dois estados ou níveis lógicos, nível lógico 0 e nívellógico 1. No entanto, existem circuitos que apresentam uma terceira possibilidade onde as duas chaves Q1 e Q2 da figura 6.b estão abertas, estado este denominado estado de alta impedância (Hi- Z). Este tipo de saída é denominada tri-state porque permite três estados na saída: alto, baixo e em alta impedância. Da mesma forma que saídas em coletor ou dreno aberto, as saídas digitais em tri-state também podem ser conectadas juntas de modo a compartilhar um mesmo condutor. Dispositivos com saída tri-state têm uma entrada enable (habilitar). Esta entrada é frequentemente denominada E, para enable, ou OE para output enable (habilitar a saída). Na figura 8.a foi mostrada uma porta lógica inversora com a função output enable. Quando a entrada OE tem nível lógico alto (1) o circuito funciona como uma porta inversora normal pois nível alto em OE habilita a saída. O nível lógico da saída será o inverso do nível lógico da entrada, conforme mostrado na tabela verdade da figura 8.a. Aplicando-se nível lógico 0 na entrada OE, a saída do circuito é desabilitada. A saída entra no estado de alta impedância tendo as duas chaves Q1 e Q2 abertas (ver figura 6.b). Nesse estado o circuito de saída é um circuito aberto (não está eletricamente conectado a nada). A barra colocada sobre a letra E ou sobre OE na figura 8.b e o círculo colocado em baixo do símbolo da porta inversora indicam que a porta lógica é habilitada com nível lógico 0, ao contrário da figura 8.a em que a porta inversora é habilitada com nível lógico 1. + VCC 10 K Resistor de pull-up 10 K + VCC - Resistor de pull-up Q2 SAÍDA Figura 7 Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 36 3.10-) PARÂMETROS DE CORRENTE: No circuito da figura 9 temos a saída de uma porta lógica conectada a uma das entradas de uma outra porta lógica através do condutor representado em traço grosso. O circuito funciona da seguinte maneira: 1 o -) Com a saída da porta em nível lógico 0 (Q2 fechada e Q1 aberta): O diodo D1 é polarizado diretamente e a corrente circula conforme mostrado em tracejado na figura 10. A saída TTL está atuando como um absorvedor ou dreno de corrente pois está recebendo corrente da entrada da porta que está acionando. R2 + VCC - Q1 Q2 D5 130 R1 D1 D2 D3 D4 + - 4 K VCC Figura 9 A Y E ou OE OE Y 1 A 0 ALTA IMPEDÂNCIA Figura 8.a Figura 8.b OE Y 0 A 1 ALTA IMPEDÂNCIA A Y E ou OE Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 37 As correntes do circuito são designadas como: IOL – É a corrente que flui para a saída de uma porta lógica que está em nível baixo. É especificada pelo seu valor máximo. Para os circuitos da família TTL padrão IOL 16 mA. IIL – É a corrente que flui da entrada de uma porta lógica quando nível lógico baixo é aplicado nesta entrada. É especificada pelo seu valor máximo. Para os circuitos da família TTL padrão IIL 1,6 mA. 2 o -) Com a saída da porta em nível lógico 1 (Q2 aberta e Q1 fechada): O diodo D1 é polarizado inversamente, os diodos 3, 4 e 5 são polarizados diretamente e a corrente circula conforme mostrado em tracejado na figura 11. A saída TTL está fornecendo corrente para a porta que está acionando. As correntes do circuito são designadas como: IOH – É a corrente que flui da saída de uma porta lógica que está em nível alto. É especificada pelo seu valor máximo. Para os circuitos da família TTL padrão IOH 0,4 mA. IIH – É a corrente que flui para a entrada de uma porta lógica quando nível lógico alto é aplicado nesta entrada. É especificada pelo seu valor máximo. Para os circuitos da família TTL padrão IIH 0,04 mA (40 A). Esta corrente tem baixo valor porque o diodo D1 está polarizado inversamente e, portanto, é uma corrente de saturação reversa. R2 + VCC - Q1 Q2 D5 130 R1 D1 D2 D3 D4 + - 4 K VCC Figura 11 IOH IIH R2 + VCC - Q1 Q2 D5 130 R1 D1 D2 D3 D4 + - 4 K Figura 10 Nível lógico 0 IOL IIL Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 38 10 40 40 OUTFAN m, I I OUTFAN )MÁXIMO(IH )MÁXIMO(OH 10 61 016 OUTFAN m, m, I I OUTFAN )MÁXIMO(IL )MÁXIMO(OL A tabela 2 apresenta os parâmetros de corrente das séries da família TTL e a tabela 3 da família CMOS. 3.11-) FAN-OUT OU FATOR DE CARGA: Em geral, a saída de um circuito lógico é projetada para alimentar várias entradas de outros circuitos lógicos. O fan-out, também chamado de fator de carga, é definido como o número máximo de entradas de circuitos lógicos que uma saída pode alimentar de maneira confiável. Se tal número não for respeitado, os níveis de tensão na saída do circuito poderão não respeitar as especificações, ou seja, podem estar na faixa de valores indeterminados. Exemplo: Calcule a quantidade de entradas que a saída de uma porta lógica pode alimentar quando está em nível lógico alto e em nível lógico baixo. Considere que as portas lógicas são da família TTL padrão. - Com a saída em nível lógico alto: Vimos no item anterior que a corrente máxima, que pode circular na saída de uma porta lógica TTL padrão em nível alto (IOH) é de 0,4mA e a corrente solicitada pela entrada de uma porta lógica TTL padrão, também em nível alto (IIH), é de 40A. Daí conclui-se que a quantidade máxima de entradas que a saída de uma porta lógica TTL padrão pode alimentar (FAN-OUT), em nível lógico alto, é: - Com a saída em nível lógico baixo: A corrente máxima, que pode circular na saída de uma porta lógica TTL padrão em nível baixo (IOL) é de 16,0 mA e a corrente solicitada pela entrada de uma porta lógica TTL padrão, também em nível baixo (IIL), é de 1,6 mA. Daí conclui-se que a quantidade máxima de entradas que a saída de uma porta lógica TTL padrão pode alimentar (FAN-OUT), em nível lógico baixo, é: PARÂMETRO TTL 74 74S 74LS 74AS 74ALS 74F IIH(máx) 40 A 50 A 20 A 20 A 20 A 20 A IIL(máx) 1,6 mA 2 mA 0,4 mA 0,5 mA 0,1 mA 0,6 mA IOH(máx) 0,4 mA 1 mA 0,4 mA 2 mA 0,4 mA 1,0 mA IOL(máx) 16 mA 20 mA 8 mA 20 mA 8 mA 20 mA Tabela 2 – Parâmetros de corrente da família TTL. PARÂMETRO CMOS 4000B 74HC/HCT 74AC/ACT 74AHC/AHCT IIH(máx) 1 A 1 A 1 A 1 A IIL(máx) 1 A 1 A 1 A 1 A IOH(máx) 0,4 mA 4 mA 24 mA 8 mA IOL(máx) 0,4 mA 4 mA 24 mA 8 mA Tabela 3 – Parâmetros de corrente da família CMOS com VDD = 5,0 V . Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 39 3.12-) ATRASOS DE PROPAGAÇÃO: Um sinal lógico sempre sofre um atraso ao atravessar um circuito que é denominado tempo de atraso de propagação. Na figura 12 foi mostrado o gráfico da variação da tensão de saída em função da variação da tensão de entrada de uma porta inversora. Observa-se que quando atensão de entrada variou de 0 para 1, a tensão de saída demorou um certo tempo para variar de 1 para 0. Este tempo de atraso é designado por tPHL e significa “tempo de atraso de propagação de nível lógico alto (high) para nível lógico baixo (low). Da mesma forma, quando a tensão de entrada variou de 1 para 0, a tensão de saída demorou um certo tempo para variar de 0 para 1. Este tempo de atraso é designado por tPLH e significa “tempo de atraso de propagação de nível lógico baixo (low) para nível lógico alto (high). Estes tempos não são necessariamente iguais. Tais valores são usados para compararem as velocidades de operação dos circuitos lógicos. Por exemplo, um circuito com um atraso de propagação em torno de 10ns é mais rápido do que um circuito com atraso de propagação da ordem de 20ns. Na tabela 4 foi apresentado o tempo de atraso de propagação médio para os integrados da família TTL e na tabela 5 da família CMOS. 3.13-) EXIGÊNCIAS PARA A ALIMENTAÇÃO: Cada circuito integrado precisa de uma determinada quantidade de potência elétrica para operar. Tal potência é suprida por uma ou mais fontes de tensão, conectadas aos pinos de alimentação do chip. Normalmente, são utilizados dois terminais para a alimentação do chip. Um terminal deve ser ligado no positivo da fonte e é denominado VCC para a família TTL e VDD para a família CMOS. O outro terminal deve ser ligado no negativo da fonte e é designado por GND para a família TTL e VSS para a família CMOS. A quantidade de potência que um CI precisa para funcionar é determinada pela corrente ICC que ele puxa da fonte que fornece a tensão VCC, sendo seu valor numérico obtido pelo produto ICC.VCC. Para muitos CI’s, o consumo de corrente vai variar, dependendo dos níveis lógicos dos circuitos do chip. Por exemplo, na figura 13a aparece um chip NAND, onde todas as saídas estão em nível lógico alto. Neste caso, a corrente que sai da fonte VCC é chamada de ICCH. A figura 13b mostra o mesmo chip NAND, com todas as suas saídas no nível lógico baixo. Neste caso a corrente que sai da fonte VCC é denominada ICCL. Em geral, ICCH e ICCL têm valores diferentes, sendo o valor médio de tais correntes utilizado para calcular a potência média consumida pelo circuito integrado. 0 1 0 1 tPHL tPLH t entrada saída Figura 12 PARÂMETRO TTL 74 74S 74LS 74AS 74ALS 74F ATRASO DE PROPAGAÇÃO 9 ns 3 ns 9,5 ns 1,7 ns 4 ns 3 ns Tabela 4 – Atraso de propagação médio da família TTL. PARÂMETRO CMOS 4000B 74HC/HCT 74AC/ACT 74AHC/AHCT ATRASO DE PROPAGAÇÃO 50 ns 8 ns 4,7 ns 4,3 ns Tabela 5 – Atraso de propagação médio da família CMOS com VDD = 5,0 V . Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 40 2 CCLCCH CC II )média(I PD(média) = ICC (média). VCC Figura 13a Figura 13b Na tabela 6 foi mostrado o valor do consumo de potência por porta lógica para os circuitos da família TTL e das séries 4000B e 74HC da família CMOS, onde se observa que o consumo de potência da família CMOS é muito menor do que o consumo de potência dos circuitos TTL, o que é uma vantagem. É por este motivo que os equipamentos alimentados por bateria normalmente utilizam a tecnologia CMOS. 3.14-) ENTRADAS DESCONECTADAS (EM FLUTUAÇÃO): - FAMÍLIA TTL: Qualquer entrada de um circuito TTL que é deixada desconectada (aberta ou não alimentada) age exatamente como se o nível lógico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as entradas serão 1 se não estiverem conectadas a nenhuma fonte de sinal lógico ou à terra. Quando uma entrada for deixada aberta, diz-se que a mesma está em flutuação. Freqüentemente, nem todas as entradas de um CI TTL estão sendo utilizadas em determinada aplicação. Um caso bastante comum é quando nem todas as entradas são necessárias a implementação de certa função lógica. Por exemplo, suponha que necessitamos da operação lógica A.B, e temos a nossa disposição um chip NAND de 3 entradas. As formas possíveis de se obter tal operação estão na figura 14. Na figura 14.a, a entrada desnecessária é desconectada, o que significa que devemos considerá-la como se estivesse constantemente ligada ao nível lógico 1. A saída NAND será, então, x = A.B.1 = A.B, que vem a ser exatamente o resultado desejado. Apesar de logicamente correto, não devemos deixar entradas desconectadas, pois as mesmas agirão como uma antena, captando sinais espúrios que podem fazer com que o circuito opere indevidamente. Uma técnica mais adequada de tratar as entradas que não são necessárias é mostrada na figura 14.b, onde tal entrada é conectada a uma tensão de +5 V, através de um resistor de 1k ohm, forçando o nível lógico 1 nesta entrada. O resistor serve apenas para proteger a entrada, em caso de correntes elevadas serem geradas, em função de picos de tensão na fonte de energia. +VCC +VCC ICCH ICCL ICCH ICCL 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 PARÂMETRO TTL CMOS 74 74S 74LS 74AS 74ALS 74F 4000B 74HC Dissipação de potência (mW) 10 20 2 8 1,2 6 1x10 -3 2,5x10 -3 Tabela 6 – Consumo de potência por porta lógica Apostila de Eletrônica Digital (curso de Eletrotécnica Integrado) 41 Uma terceira alternativa é mostrada na figura 14c, onde a entrada não usada é conectada a uma das entradas utilizadas. Isto só é aceitável se o circuito que estiver alimentando a entrada B não venha a ter o seu fan- out excedido com a conexão da entrada não utilizada. No caso das portas OR ou de portas NOR, as entradas não utilizadas não podem ser desconectadas, nem podem ser ligadas a +5 V, uma vez que isto provocaria uma saída constante no nível lógico 1 para a porta OR e no nível lógico 0 para a porta NOR, quaisquer que fossem as demais entradas. Em vez disso, para tais portas, as entradas não usadas devem ser conectadas a terra (0 V), ou ligadas a uma das entradas em utilização, como mostrado na figura 14c. Figura 14a Figura 14b Figura 14c - FAMÍLIA CMOS: As entradas de um circuito CMOS não podem nunca ser deixadas desconectadas. Todas as entradas CMOS desnecessárias a uma particular aplicação devem ser conectadas a uma fonte de tensão fixa (0 V ou +VDD), ou a uma outra porta de entrada. Uma entrada CMOS não conectada é suscetível à ruído e à eletricidade estática que podem provocar um aumento na dissipação de potência e um possível superaquecimento do integrado. 3.15-) SENSIBILIDADE À ELETRICIDADE ESTÁTICA: Todos os dispositivos eletrônicos, em maior ou menor grau, são sensíveis a danos causados pela ação da eletricidade estática. O corpo humano armazena uma grande quantidade de eletricidade estática. Por exemplo, quando caminhamos por um carpete, uma carga estática de 30000 V pode distribuir-se por nosso corpo. Se tocarmos um dispositivo eletrônico, parte desta carga poderá ser transferida pelo dispositivo, podendo vir a danificá-lo. A família CMOS é especialmente suscetível a danos causados pela eletricidade estática, enquanto que a família TTL não é tão afetada, o que é uma vantagem da família TTL em relação à família CMOS. Isto porque devido a família